D 트리거를 사용하여 2 비트 이진 카운터 회로를 구현하는 방법

아래 그림 참조: 비동기 카운터 (리플 카운터, 진행파 카운터라고도 함): 비동기 카운터를 구성하는 트리거는 동일한 클럭 소스를 사용하지 않으며 트리거가 동시에 발생하지 않습니다. 분류: 카운터는 펄스를 계산하는 입력 방법에 따라 동기 카운터와 비동기 카운터로 나눌 수 있습니다.

이진 덧셈 카운트는 다음과 같이 설계되었습니다. 원리: 74LS74 는 이중 D 트리거입니다. 즉, 두 개의 D 트리거가 있고, 각 D 트리거는 카운터이며, 이를 연결하여 덧셈 금속 장치를 구성할 수 있습니다.

이 설계의 주요 아이디어는 클럭 주파수 분할 및 논리 연산입니다. 카운터 설계 및 반올림 추출로도 이해할 수 있습니다.

칩 74LS74 를 선택하면 핀 그림이 다음과 같습니다. 설명: 74LS74 는 상승변에 의해 트리거되는 이중 D 트리거이고, D 트리거의 특성 방정식은 설계 구성입니다. 카운터는 트리거로 구성됩니다. 트리거에는 0 과 1 의 두 가지 상태가 있으므로 단일 트리거가 이진수를 나타낼 수 있습니다.

N 개의 역출력 (D-NOT) 이 있는 D 트리거가 연결되어 각 D 트리거의 역출력이 자체 D 입력에 연결되어 있으며, 이전 수준의 출력은 다음 수준의 클럭 입력 신호로 N 비트 이진 비동기 카운터를 구성합니다.